

## Resumen

En este documento se realiza un estudio de la ISA de RISC-V, se implementan dos softcores sobre una FPGA Nexys A7-100T y se muestra la comparación de los mismos en términos de utilización de recursos, consumo de potencia y rendimiento. Para lograr este objetivo se hace uso de hardware y software libre con el fin de implementar los SoCs NEORV32 y RVfpga en la tarjeta objetivo. Una vez que los sistemas están en funcionamiento se ejecuta el benchmark llamado Coremark, el cual permite la obtención de datos referentes a rendimiento. Los datos de utilización de recursos y consumo de potencia se obtienen directamente desde el entorno de desarrollo Vivado. Adicionalmente se realizan modificaciones a cada sistema para verificar si las instrucciones por ciclo que ejecutan se optimizan. Las variaciones realizadas a cada sistema permiten comprobar que el rendimiento de NEORV32 se incrementa cuando se utilizan menos extensiones mientras que para RVfpga, el agregar la memoria DCCM es el factor que influenció de manera positiva en su rendimiento. Con respecto a los recursos utilizados, se verificó que RVfpga ocupó una mayor cantidad de elementos de la FPGA debido a que el sistema es más grande y complejo que NEORV32. Con respecto a la potencia consumida por cada sistema, también se verificó que RVfpga consumió mucho más que NEORV32 llegando a tener un valor cercano a 1 Watio.

*Palabras clave:* RISC-V, Procesadores, Arquitectura, FPGA, Rendimiento.

## **Abstract**

The present document aims at studying the RISC-V ISA by means of the implementation of two soft-cores on a Nexys A7-100T FPGA and their comparison in terms of resources, power consumption and performance. To achieve this goal, free hardware and software are used in order to implement the NEORV32 and RVfpga SoCs on the target board. Once the systems are in operation, a benchmark called Coremark is executed for evaluating the performance of each softcore. Resource utilization and power consumption information is obtained directly from the Vivado development environment. In addition, modifications were performed to each system to verify the optimization of the instructions per cycle executed. On one hand, modifications allow checking that the performance of NEORV32 increases when fewer extensions are used. On the other hand, adding the DCCM memory improves the performance of RVfpga. Regarding the resources, it was confirmed that RVfpga uses a greater number of FPGA elements than NEORV32, because the system is larger and more complex. From the power consumption point of view, it was shown that RVfpga consumed much more power than NEORV32, reaching a value close to 1 Watt. It was expected due to the quantity of FPGA resources used.

*Key words:* RISC-V, Processors, ISA, FPGA, Performance.