Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.espe.edu.ec/handle/21000/7272
Título : | Artículo Científico - Diseño e implementación de un simulador de arquitectura networks-on-chip (noc) |
Autor: | Tufiño Villacís, Edwin |
Palabras clave : | ARQUITECTURA NETWORKS ON CHIP (NOC) ARQUITECTURA DE COMPUTADORES REDES DE COMPUTADORES SIMULADORES DE NOC |
Fecha de publicación : | 2013 |
Editorial: | UNIVERSIDAD DE LAS FUERZAS ARMADAS ESPE. CARRERA DE INGENIERÍA EN REDES Y COMUNICACIÓN DE DATOS |
Citación : | Tufiño Villacís, Edwin (2013). Diseño e implementación de un simulador de arquitectura networks-on-chip (noc). Carrera de Ingeniería en Redes y Comunicación de Datos. ESPE. Sede Sangolquí. |
Abstract: | En la actualidad, los System-On-Chips (SoCs) han evolucionado considerablemente en términos de rendimiento, confiabilidad e integración. La integración ha generado un crecimiento notable del número de Bloques de propiedad Intelectual (IP-cores) en el chip. Desafortunadamente, el crecimiento de los IP-cores ha causado problemas entre la interconectividad de los mismos. Para resolver este problema, un nuevo paradigma ha sido introducido: los Network-On-Chip ((NoC). El objetivo de este trabajo es realizar una investigación de los parámetros que componen a las arquitecturas de las Network-On-Chip (NoC), de igual manera, indagar y analizar las herramientas de NoC existentes y, en base a una de ellas, realizar pruebas de la arquitectura NoC propuesta. |
URI : | http://repositorio.espe.edu.ec/handle/21000/7272 |
Aparece en las colecciones: | Artículos Académicos - Carrera de Ingeniería en Redes y Comunicación de Datos |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
AC-RED-ESPE-047368.pdf | ARTÍCULO CIENTÍFICO EN PDF | 582,93 kB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.