Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.espe.edu.ec/handle/21000/7295
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.author | Tufiño Villacís, Edwin | - |
dc.date.accessioned | 2014-01-24T12:42:56Z | - |
dc.date.available | 2014-01-24T12:42:56Z | - |
dc.date.issued | 2013 | - |
dc.identifier.citation | Tufiño Villacís, Edwin (2013). Diseño e implementación de un simulador de arquitectura networks-on-chip (NOC). Carrera de Ingeniría Electrónica Redes y Comunicación de Datos. ESPE. Sede Sangolquí | es_ES |
dc.identifier.other | 047368 | - |
dc.identifier.uri | http://repositorio.espe.edu.ec/handle/21000/7295 | - |
dc.description.abstract | La NoC (Network-on-Chip) es el nuevo paradigma de comunicación intra chip que reemplaza la comunicación tradicional de los buses de datos debido a que, actualmente, en espacios milimétricos, se tienen millones de conexiones y tanto el diseño como la interconexión entre los elementos de procesamiento se complican. La NoC basa su arquitectura de manera similar a una red computacional (internet). Se pueden encontrar dentro de la arquitectura de una NoC los siguientes componentes: router, buffer, enlaces, algoritmos de enrutamiento, topología, entre otros; lo que ha llevado a realizar estudios y mejoras de las redes dentro de los chips, para así poder garantizar una óptima comunicación entre los elementos de procesamiento. Es importante conocer el desempeño de una arquitectura NoC previo a realizar su implementación, puesto que esto conlleva el uso de recursos como tiempo y dinero, por lo que evaluar nuevas propuestas de arquitecturas NoC en términos de latencia, troughtput y energía consumida en un ambiente de simulación es fundamental para analizar el desempeño de una nueva propuesta y determinar si es factible realizar la implementación de la misma. | es_ES |
dc.language.iso | spa | es_ES |
dc.publisher | ESPE. Carrera de Ingeniería en Redes y Comunicación de Datos | es_ES |
dc.subject | ARQUITECTURA NETWORKS ON CHIP (NOC) | es_ES |
dc.subject | ARQUITECTURA DE COMPUTADORES | es_ES |
dc.subject | REDES DE COMPUTADORES | es_ES |
dc.subject | SIMULADORES DE NOC | es_ES |
dc.title | Diseño e implementación de un simulador de arquitectura networks-on-chip (NOC) | es_ES |
dc.type | bachelorThesis | es_ES |
Aparece en las colecciones: | Tesis - Carrera de Ingeniería en Redes y Comunicación de Datos |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
T-ESPE-047368-P.pptx | DEFENSA PÚBLICA | 1,55 MB | Microsoft Powerpoint XML | Visualizar/Abrir |
T-ESPE-047368.pdf | TESIS A TEXTO COMPLETO | 1,47 MB | Adobe PDF | Visualizar/Abrir |
T-ESPE-047368-R.pdf | RESUMEN | 12,84 kB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.