Estudio de una Network interface para una arquitectura NOC basándose en los parámetros de desempeño de una red

Abstract

En este proyecto se realiza un estudio del arte referente a System on Chip (SOC), Multiprocessor System-on-Chip (MPSOC), Network on Chip (NOC), y lo concerniente a Network Interface (NI) detallando el tema de los IP Cores que son bloques externos que comunican con la red on-chip. Seguidamente se realiza un análisis de los principales parámetros de desempeño de una red on chip como son: Rendimiento, latencia y potencia, así como los valores de la configuración que se debe realizar sobre la red on-chip para que el desempeño sea el más óptimo; algunos de estos valores se encuentran relacionados entre sí: algoritmo de enrutamiento, topología de la red, frecuencia de operación, entre otros; los mismos se basan en las aplicaciones más usadas en la actualidad tales como, aplicaciones en tiempo real y aplicaciones multimedia, finalmente se simulará la red on-chip propuesta sobre el software NIRGAM en su versión 2.1 para poder validar que los resultados obtenidos sean los esperados o a su vez explicar ciertas observaciones sobre los mismos, en el análisis se toma en cuenta las características de la tarjeta FPGA disponible en la Universidad de las Fuerzas Armadas ESPE (Virtex-6 ML605) para una futura implementación.