Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.espe.edu.ec/handle/21000/27085
Título : | Diseño basado en modelos para la generación de IP-Cores enfocados en la industria 4.0 |
Director(es): | Urbina Gamboa, Wilmer Marcelo |
Autor: | Tapia Puga, Luis Israel |
Palabras clave : | METODOLOGÍAS DE DISEÑO SISTEMAS CIBERFÍSICOS SISTEMAS Y APLICACIONES DE CONTROL INFORMÁTICO EMBEBIDO IMPLEMENTACIÓN DE SISTEMAS INFORMÁTICOS EMBEBIDOS CO-DISEÑO DE HARDWARE/SOFTWARE |
Fecha de publicación : | 2021 |
Editorial: | Universidad de las Fuerzas Armadas ESPE. Maestría de Investigación en Electrónica |
Citación : | Tapia Puga, Luis Israel (2021). Diseño basado en modelos para la generación de IP-Cores enfocados en la industria 4.0. Maestría de Investigación en Electrónica. Universidad de las Fuerzas Armadas ESPE. Matriz Sangolquí |
Codigo Interno : | ;017361 |
Abstract: | Desde el punto de vista tecnológico, la Industria 4.0 ha tomado gran relevancia en la actualidad, donde se pretende crear Sistemas Ciberfísicos (CPS) cada vez más sofisticados y eficientes. Por ello, el uso de System On Chips (SoCs) basados en FPGAs es una solución viable para generar aceleradores de Hardware (IP-Cores) compatibles con la Industria 4.0. El uso de IP-Cores constituye en la actualidad la forma más recomendada para diseñar SoCs, sin embargo, existe la problemática de que la mayoría de los IP-Cores disponibles en el mercado están enfocados a sistemas computacionales como CPUs, memorias y controladores de periféricos. En este sentido, la propuesta de investigación presentada en esta tesis busca realizar contribuciones en el campo de los sistemas de control y de los sistemas embebidos, planteando una metodología de diseño basada en modelos que permita generar IP-Cores orientados a satisfacer las necesidades de la Industria 4.0, de forma que se puedan crear sistemas CPS embebidos capaces de contener en un único encapsulado, tanto módulos Hardware de sistemas de control automático, así como otros componentes básicos de un dispositivo computacional como controladores de periféricos, memorias y CPUs. Los IP-Cores modelados contendrán las estrategias de control automático, y estarán diseñados a partir de los controladores PID de uno y dos grados de libertad; útiles para gobernar CPS de brazos robóticos, utilizados en los procesos altamente automatizados. |
URI : | http://repositorio.espe.edu.ec/handle/21000/27085 |
Aparece en las colecciones: | Maestría de Investigación en Electrónica |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
T-ESPE-017361.pdf | TRABAJO DE TITULACIÓN | 3,63 MB | Adobe PDF | Visualizar/Abrir |
T-ESPE-017361-R.pdf | RESUMEN | 107,79 kB | Adobe PDF | Visualizar/Abrir |
T-ESPE-017361-D.pptx | DEFENSA | 2,86 MB | Microsoft Powerpoint XML | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.