Controlador lógico programable básico con FPGA y redes neuronales

Abstract

En el presente documento se estructura una RNA (Red Neuronal Artificial) en una tarjeta FPGA (Field Programmable Gate Array) XC3S500E haciendo uso del Lenguaje para Descripción y Modelado de Circuitos VHDL, para diseñar la funcionalidad de un Controlador Lógico Programable que consta de cuatro entradas digitales y una salida digital. La arquitectura de la RNA modelada sobre la tarjeta FPGA está conformada por cuatro neuronas en la capa de entrada, tres neuronas en la capa oculta y una neurona en la capa de salida.