Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.espe.edu.ec/handle/21000/32061
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.advisor | Ramos Vargas, Pablo Francisco | - |
dc.contributor.author | Llumiquinga Quelal, Richard Alexander | - |
dc.date.accessioned | 2022-08-25T13:21:05Z | - |
dc.date.available | 2022-08-25T13:21:05Z | - |
dc.date.issued | 2022 | - |
dc.identifier.citation | Llumiquinga Quelal, Richard Alexander (2022). Estudio, implementación sobre una FPGA y análisis de desempeño de un “Soft Processor” basado en la arquitectura RISC V. Carrera de Ingeniería en Electrónica y Telecomunicaciones. Universidad de las Fuerzas Armadas ESPE. Matriz Sangolquí | es_ES |
dc.identifier.other | 052440 | - |
dc.identifier.uri | http://repositorio.espe.edu.ec/handle/21000/32061 | - |
dc.description.abstract | En este documento se realiza un estudio de la ISA de RISC-V, se implementan dos softcores sobre una FPGA Nexys A7-100T y se muestra la comparación de los mismos en términos de utilización de recursos, consumo de potencia y rendimiento. Para lograr este objetivo se hace uso de hardware y software libre con el fin de implementar los SoCs NEORV32 y RVfpga en la tarjeta objetivo. Una vez que los sistemas están en funcionamiento se ejecuta el benchmark llamado Coremark, el cual permite la obtención de datos referentes a rendimiento. Los datos de utilización de recursos y consumo de potencia se obtienen directamente desde el entorno de desarrollo Vivado. Adicionalmente se realizan modificaciones a cada sistema para verificar si las instrucciones por ciclo que ejecutan se optimizan. Las variaciones realizadas a cada sistema permiten comprobar que el rendimiento de NEORV32 se incrementa cuando se utilizan menos extensiones mientras que para RVfpga, el agregar la memoria DCCM es el factor que influenció de manera positiva en su rendimiento. Con respecto a los recursos utilizados, se verificó que RVfpga ocupó una mayor cantidad de elementos de la FPGA debido a que el sistema es más grande y complejo que NEORV32. Con repecto a la potencia consumida por cada sistema, también se verificó que RVfpga consumió mucho más que NEORV32 llegando a tener un valor cercano a 1 Watio. | es_ES |
dc.language.iso | spa | es_ES |
dc.publisher | Universidad de las Fuerzas Armadas ESPE. Carrera de Ingeniería en Electrónica y Telecomunicaciones | es_ES |
dc.rights | openAccess | es_ES |
dc.subject | RISC-V | es_ES |
dc.subject | PROCESADORES | es_ES |
dc.subject | ARQUITECTURA | es_ES |
dc.subject | FPGA | es_ES |
dc.subject | RENDIMIENTO | es_ES |
dc.title | Estudio, implementación sobre una FPGA y análisis de desempeño de un “Soft Processor” basado en la arquitectura RISC V | es_ES |
dc.type | bachelorThesis | es_ES |
Aparece en las colecciones: | Tesis - Carrera de Ingeniería en Electrónica y Telecomunicaciones |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
T-ESPE-052440.pdf | TRABAJO DE TITULACIÓN | 2,36 MB | Adobe PDF | Visualizar/Abrir |
T-ESPE-052440-R.pdf | RESUMEN | 33,2 kB | Adobe PDF | Visualizar/Abrir |
T-ESPE-052440-D.pdf | DEFENSA | 1,11 MB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.