Por favor, use este identificador para citar o enlazar este ítem: http://repositorio.espe.edu.ec/handle/21000/16090
Título : Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados
Director(es): Navas Viera, Byron Roberto
Autor: Berrazueta Mena, Luis David
Palabras clave : SISTEMAS EMBEBIDOS
SOCS BASADOS EN FPGA
SÍNTESIS DE ALTO-NIVEL
SISTEMAS HETEROGÉNEOS
Fecha de publicación : 2019
Editorial: Universidad de las Fuerzas Armadas ESPE. Carrera de Ingeniería en Electrónica, Automatización y Control.
Citación : Berrazueta Mena, Luis David (2019). Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados. Berrazueta Mena, Luis David (2019). Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados. Carrera de Ingeniería en Electrónica, Automatización y Control. Universidad de las Fuerzas Armadas ESPE. Matriz Sangolquí.
Abstract: La necesidad actual de SoCs heterogéneos para aplicaciones que requieren un poder computacional cada vez mayor ha incrementado la complejidad de los procesos de diseño, verificación e integración. SoCs ejecutando software en procesadores host con funciones aceleradas en IP-cores ofrecen un mayor desempeño comparado con arquitecturas tradicionales. En particular, FPGAs permiten la creación de aceleradores de funciones cuyo desempeño es limitado en procesadores de software embebido. Sin embargo, la necesidad de trabajar en bajos niveles de abstracción (e.g., HDL) puede significar una desventaja. En la actualidad, los métodos y herramientas HLS (High-Level Synthesis) ofrecen reducir la complejidad de diseño usando descripciones de alto-nivel. El propósito de esta tesis es investigar la metodología de diseño, usando Vivado HLS, para acelerar el desarrollo de SoCs heterogéneos de alto desempeño basados en FPGA. Para abordar este problema, esta tesis plantea la creación de aceleradores (IP-cores) de algoritmos usados en aplicaciones de sistemas embebidos y de control en base a los cuales se explora las optimizaciones y limitaciones de Vivado HLS. El resultado de esta tesis demuestra que el método de diseño utilizado es efectivo en la creación de IP-cores que incrementan el desempeño de la ejecución de algoritmos. Las principales contribuciones de esta tesis son: (i) documentación acerca de los métodos, teoría y herramientas de HLS, (ii) diseños y documentación de referencia de aceleradores en hardware de FPGA, (iii) flujo de diseño para la creación de aceleradores en SoCs de Xilinx, y (iv) scripts Tcl para la creación semiautomática de IP-Cores y SoCs de Xilinx.
URI : http://repositorio.espe.edu.ec/handle/21000/16090
Aparece en las colecciones: Tesis - Carrera de Ingeniería en Electrónica, Automatización y Control

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
T-ESPE-040687.pdfTRABAJO DE TITULACIÓN32.74 MBAdobe PDFVisualizar/Abrir
T-ESPE-040687-D.pptxDEFENSA6.13 MBMicrosoft Powerpoint XMLVisualizar/Abrir
T-ESPE-040687-R.pdfRESUMEN60.66 kBAdobe PDFVisualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.